642 投(6k) (1 / 8)

“方总,方总,绝缘体上硅是在硅的绝缘衬底上再形成一层薄的单晶硅。”

“它相较于现在的导电型的硅衬底,是三层结构,第一层硅衬底层,可以提供机械支撑,第二层是二氧化硅层,形成一层绝缘结构,第三层是单晶硅顶层,可以进行电路的刻蚀,形成驱动IC的工作层。”

“方总,绝缘体上硅能让我们的65nm工艺晶圆变得更加紧凑,切割率能提升25%!”

“而且,这种工艺的芯片能降低3成功耗,工作频率的提升最少在20%,整体成本也能降低10%!”

方卓坐在酒店套房的书桌边,一边听着梁孟淞越洋电话的絮叨,一边认真记录关键数据,切割+25%,功耗-30%,效率+20%,成本-10%。

至于梁博士对工艺进行的阐述,也不难嘛,不就这这那那再那那这这。

方卓的眼神逐渐迷离,但又不好意思打断试图教会自己的梁孟淞。

冰芯65nm量产的视察十分成功,除了超出规模的厂商代表和高校师生不知道有没有招待不周,远道而来和本地省市的领导都十分高兴。

这份高兴传递到同是制程功臣却不宜显露姓名的梁孟淞那里,他也很高兴,还兴奋的聊起了冰芯可以进步的地方。

同一制程,不同厂商做出来的晶圆不尽相同。

这也是为什么台记这种是大客户最优先的选择,因为,它的研发投入和技术沉淀都相当雄厚。

“方总,冰芯在工艺上还大有可为,绝缘体上硅是SOI,从上世纪的64年提出,但FD-SOI,也就是全耗尽绝缘体上硅……”梁孟淞笑了一声,“这是胡教授在2000年提出来的,我们在研发上有优势,传统的体硅Bulk CMOS工艺在20nm会走到尽头。”

他吸了一口气,说出让自己兴奋的通话目的:“方总,投,放心大胆的投!这个技术路线绝对不会错!世界最上最懂FD-SOI的就是胡教授,最懂FinFET的就是胡教授,这两个工艺到7nm工艺节点时,SOI会从2D发展到3D,可以作为SOI FinFET工艺!可谓殊途同归!”

“方总,投,现在就可以投!”

梁孟松语速极快,兴奋之情溢于通话。

所以……

上天是公平的。

从来都是自己和别人这样说,没想到今天也被如此催促

方卓听到来自梁博士的话,心里涌现出一种强烈的情绪,投,投,投特么的!

他没有太迷糊,他是理解的!

这就相当于给制程加上一层增益buff,降低成本,减少功耗,提高产量,增加效率。

上一章目录下一页